# (1) Japanese Patent Laid-Open Gazette No. 58-124243 "Semiconductor Device Manufacturing Method"

The following is English translation of an extract from the above-identified document relevant to the present application.

5

This invention provides a method for manufacturing a semiconductor device where an oxide film reaching a substrate and the other oxide film not reaching the substrate and with an intervening semiconductor layer between the substrate and itself are formed through a process where a part of LOCOS portion is formed by oxidization after the upper layer part of the substrate is made a recessed structure.

## (9) 日本国特許庁 (JP)

10特許出願公開

# ⑩公開特許公報(A)

昭58-124243

①Int. Cl.<sup>3</sup> H 01 L 21/76 27/12 29/78 識別記号 庁

庁内整理番号 8122-5F 8122-5F 7377-5F 砂公開 昭和58年(1983) 7月23日

発明の数 1 審査請求 未請求

(全 6 頁)

## 6)半導体装置の製造方法

②特

頭 昭57-7933

②出

頁 昭57(1982)1月21日

⑦発 明 者 松村誉

川崎市幸区堀川町72番地東京芝浦電気株式会社堀川町工場内

@発明者前口賢二

川崎市幸区堀川町72番地東京芝 浦電気株式会社堀川町工場内

切出 願 人

人 東京芝浦電気株式会社

川崎市幸区堀川町72番地 人 弁理士 鈴江武彦

外2名

明 紐 書

1. 発明の名称

半導体装置の製造方法・

2. 特許請求の範囲

.3.発明の詳細な説明

発明の技術分野

本発明は絶録蓋板上に形成される半導体装置の製造方法に関する。

発明の技術的背景とその問題点で

絶録基板上に形成される半導体装置は例えば SOS ( Silicon on Sapphire ) 構造として知られている。

例をばュチャネル SOS/MOS トランジスタは第 1 図(a) (b) に示す如き構造を有している。図中 1 はサファイア芸板であり、このサファイア芸板 1 上にはフィールド酸化膜 2 によって電気的に 分離された p 型単結晶 シリコン盾が形成されている。このシリコン層には n + 型のソース・ドレイン領域 3 ・4 が設けられている。これらソース・ドレイン領域 3 ・4 間の半導体基部 5 上に はケート酸化膜 6 を介してゲート電極 7 が設け 5れている。

上述した SOS/MOSトランジスタでは動作時に おいて半導体基部 5 が電気的に浮遊状態である ため、その電位がゲート及びp- n 接合を介し てのキャパンタンス・カップリングによって変 動し、回路特性に悪影響を及ぼす。

そとで第2図(4)~(4)に示す如き方法により半

- 2 -

媒体基部の電位を固定することが行われている。 まず、サファイア基板11上にり型単数品シリ コン暦 1 2 を形成する。次にとのシリコン 層 12 上にシリコン量化膜パターン13を形成する ( 第 2 図 (a) 図示 )。 との際、 Si<sub>3</sub>N<sub>4</sub> 膜パターン 13とシリコン暦12との間に酸化額を設ける こともある。次に、第出したシリコン暦12を エッチングして最初の厚さの半分程度にまで放 少させる(第2図的図示)。 次に、シリコン登 化膜パターン13の一部を選択的にエッテング 除去する(第2図(6)図示)。次に、酸化性雰囲 気中で熱処理を施すことによりシリコン層 1 2 を一部エッチング除去した領域ではサファイア 当板11に達する素子分離のための第1の酸化 膜14を、シリコン登化膜パターン13の一部 をエッチング除去した領域ではサファイア基板 11に違しない第2の設化膜15を夫々形成す る(第2図は図示)。次いで、シリコン窒化膜 パターン13を除去する。つづいて、鮮出した シリコン層 12 表面に薄い熱酸化膜を形成し、

**-3** -

薄くなりつつあり、 0.6 μm 以下の薄いシリコン 層を使用する傾向にある。 とのように薄いシリコン局を使用するようになってくると、上述とた で第2の配に関15とサファイア基板11との間に配線となるシリコン層22を残存させるといけでが薄いため、その抵抗値が高くなるといり問題点がある。

以上のような方法で SOS/MOSトランジスタの ソース、ドレイン領域間の半導体器部 2 1 を配 線となる第 2 の酸化膜 1 5 下のシリコン暦 (配 線階) 2 2 及び基部取出し領域 2 3 を通して外 部質極に接続することができ、その質位を固定 することができる。

ととろで、近年半導体素子の高密度化に伴い サファイア基板上のシリコン暦の厚さは次第に

**-4-**

発明の目的

本発明は半導体素子の高密度化に伴って絶録 基板上のシリコン暦が薄くなる傾向に対応しつ つ、半導体基部の浮遊状態を解消して回路特性 を向上した半導体装置の製造方法を提供すると とを目的とするものである。

発明の概要

本発明は以下の工程を具備することを特徴とする。

主ず、絶録基板上にシリコン層を形成した後、このシリコン層上に互いに重なるシリコンパダーン及び耐酸化性膜パターンを第1の酸化皮質を介して形成する。ことに用いる絶録基をしてはサファイア、スピネル、二酸化シリコン等の酸化膜、シリコンとして用いられる。また、シリコンはして用いられるシリコンは単結晶でも、多結晶でも、非晶質のものでもよい。また耐酸化性膜としてはシリコン強化膜、A2203 膜等が挙げられる。

次に、耐酸化性膜パターンの一部を選択的に

去した後、酸化性雰囲気中で熱処理を施すことにより第1の酸化原が露出した前記シリコン 層質域に前配絶最基板に速する第2の酸化膜を、シリコンパターンが製出した領域に少なくとも 前記第1の酸化原に速し、前配絶録基板に達し ない第3の酸化原を夫々形成する。

本発明を n チャネル SOS/MOS トランシスタの 製造に適用した一実施例を第 3 凶 (a)~(t)、第 4 凶及び第 5 凶を参照して説明する。

**-7-**

発明の実施例

次いで、酸化性雰囲気中で熱処理を施した。 この際、第1の酸化膜33が協出した前記シリコン層32領域に前記サファイア基板31に達 する第2の酸化膜38が、多結晶シリコンパターン37が露出した領域に少なくとも前記第1 の酸化膜33に達し、サファイア基板31には 建しない第3の酸化膜39が夫々形成された。 この時、第3の酸化膜39下のシリコン層32 にはp型不純物、例えばボロンがイオン注入してあり、配設となる低抵抗のp<sup>+</sup>型不純物層40 も形成される。(第3図(d) 図示)

でいて、シリコン選化膜イターン36、多結晶シリコンパターン37及び第1の酸化膜33を順次除去した後、端出したシリコン腐器では、 でい熱酸化膜を形成した。つづいて、全面に例 えばリンドープ多超晶シリコン膜を地接し、この を超41を形成した。つづいて、ゲートで低 41をマスクとして前配熱酸化膜をエッチング してゲート酸化膜42を形成した。この際、ゲー まず、サファイア 基根 J 1 上に厚さ 4 0 0 0 1 2 の p 型 単 時 品 シリコン層 J 2 をエピタキシャル 成長させた。次に、 この シリコン層 J 2 上に厚さ 5 0 0 1 の 第 1 の 酸 化 膜 J 3 、 厚さ 3 0 0 0 2 の 多 結 品 シリコン 層 3 4 及び 厚さ 2 0 0 0 2 の シリコン 登 化 膜 J 5 を 順 次 形 成 した ( 第 3 図 (a) 図 示 )。

次いで、写真触知法により前記シリコン量化 設35及び多結晶シリコン階34の一部を選択 的に順次除去して、シリコン選化膜パターン 36及び多結晶シリコンパターン37を形成し、 第1の酸化膜33の一部を超出させた(第3図 (b)図示)。

次いで、写真飲知法により前記シリコン盤化 膜パターン36の一部を選択的に除去して、多 増品シリコンパターン37の一部を貸出させた (第3図(c)図示)。

**-8-**

ト社様 4 1 が形成されるシリコン層領域以外の. 第 2 の段化膜 3 8 と第 3 の 取化膜 3 9 間の 熱酸化膜も除去され、同酸化膜 3 8 , 3 9 間の シリコン層 3 2 領域が選出した (第 3 図 (e) 図示 )。

/wosトラングスタを製造した(第3図(t)、第4図及び第5図図示)。 たか、第4図は第3図(t)の平面図、第5図は第4図のV‐V隷に沿り断面図である。

しかした。 ・ しかしないのでは、 ・ しかしないのでは、 ・ しかしないのでは、 ・ しかしないのでは、 ・ しかしないのでは、 ・ はないのでは、 ・ はないでは、 ・ ないでは、 ・ はないでは、 ・ はない。 ・ はない。 ・ ない。

・なお、本発明は上記実施例の如く SOS 構造の -1.1-

膜 パターン、37…多結晶シリコンパターン、38…第2の設化膜、39…第3の酸化膜、40mp<sup>+</sup>型不純物度(配線)、41…ゲート電低、42…ゲート酸化膜、43,44…ソース,ドレイン領域、45…半導体基部、46…基部取出し領域、47… CVD-SIO<sub>2</sub> 膜、48…コンタクトホール、49,50…A4 配線。

出題人代理人 并理士 鈴 江 武 贲

半導体装置に限らず、三次元回路架子の如く SIO2 原上のシリコン層に半導体累子を形成する 場合にも同様に適用できる。

#### 発明の効果

本発明によれば半導体業子の高密度化に伴って絶縁蒸板上のシリコン層が得くたる傾向に対応しつつ、半導体基部の浮遊状態を解消して回路特性を向上した半導体衰虚の製造方法を提供できるものである。


#### 4. 図面の簡単な説明


第1図(a)は従来のSOS/MOSトランジスタの平面図、何図(b)は同図(a)のB-B級に沿う断面図、第2図(a)~(e)は従来の半導体基部の電位を固定したSOS/MOSトランジスタの製造方法を工程順に示す断面図、第3図(a)~(t)は本発明の実施例にかけるSOS/MOSトランジスタの製造方法を工程順に示す断面図、第4図は第3図(t)の平面図、第5図は第4図のV-V級に沿う断面図である。


3 1 … サファイア 基板、 3 2 … p 型シリコン 層、 3 3 … 第 1 の酸 化膜、 3 6 … シリコン登化

-1 2-


街 1. 図







第 4 図



第 5 図

